PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-042488

(43)Date of publication of application: 08.02.2002

(51)Int.CI.

G11C 29/00

G06F 12/16

(21)Application number: 2000-227685

(71)Applicant: NEC MICROSYSTEMS LTD

(22) Date of filing:

27.07.2000


(72)Inventor: YAMAMOTO KOJI

(54) SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To solve such a problem that, when an ECC cell is arranged at a word line remote end part in a semiconductor memory, measurements cannot be easily performed from the outside although the ECC cell measurement is required for analyzing the cause of a defective speed.

SOLUTION: An ECC cell P1 is arranged at the central part of a cell array other than the remote end part of a word line 6 of a X decoding circuit 3. When an address is inputted from an input circuit 1, an arbitrary word line and a digit line are selected by the X decoding circuit 3 and a Y decoding circuit 2. A memory cell is constituted of cells D0, D1, and an ECC cell P1, and the cell data of 3. the intersections of a selected single word line 6 and a plurality of digit lines. The cell data are sent from each sense amplifier 5 to an ECC operation circuit 4 and parity check is performed. Thereby, the data are corrected to a correct expected value within the defect of the cell data of 1 bit per 1 word line.



LEGAL STATUS

[Date of request for examination]

19.06.2001

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3595495

[Date of registration]

10.09.2004

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(II)特許出類公開番号 特開2002-42488

(P2002-42488A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.Cl.*		識別配丹	F 1	7	-73-}*(参考)
G11C	29/00	631	G11C 29/00	631Z	5 B O 1 8
G06F	12/16	3 3 0	G06F 12/16	330A	5 L 1 O 6

審査請求 有 請求項の数6 OL (全 4 頁)


(21)出願器号	特顧2000 – 227685(P2000 – 227685)	(71) 出職人	000232036		
		**	エヌイーシーマイクロシステム株式会社		
(22) /川瀬日	平成12年7月27日(2000.7.27)	•	神奈川県川崎市中原区小杉町1丁目403番		
		erane se anno	53		
		(72) 発明者	山元 浩司		
	•		神奈川県川崎市中原区小杉町一丁目403番		
		rusionis and	53 日本領気アイシーマイコンシステム株		
		Augusta	式会社内		
		(74) 代野人	100082935		
		(13)102)	护理 : 京本 直樹 (外2名)		
			,, ,		
		Fターム(多	□李) 58018 GAD3 HA14 HA33 NAD4 QA13		
		Tare valuation	5L106 B812 EE05 CC03 CC06		
		1			

(54) 【発明の名称】 半導体記憶装置

(57) 【要約】 (修正有)

【課題】 半導体記憶装置においてECCセルをワード 線遠端部に配置した場合、スピード不良の原因解析の 為、ECCセルを測定したいが、外部から容易に測定で きない。

【解決手段】 ECCセルP1を、メデコード回路3に対して、ワード線6の遠端部以外のセルアレイの中央部に配置する。入力回路1よりアドレスが入力されるとメデコード回路3とYデコード回路3とソデコード回路3とソデカード回路3とリセルは本セルロの、D1とECCセルP1で構成され、選択された1本のワード線6と複数のディジット線の交点のセルデータが出すれる。セルデータはキセンスアンを受ける。これにより、通常1ワード線あたり1ピットの本セルデータの不良までなら、正しい期待値に訂正される。



【特許請求の範囲】

【請求項 1】 メモリセルアレイの中央にECCセルを配置するECC方式の救済回路を有する半導体記憶装置。

【請求項 2】 ×デコーダの近端部にECCセルを配置するECC方式の救済回路を有する半導体記憶装置。

【請求項 3】 メデコーダの遠端部以外にECCセルを 配置するECC方式の救済回路を有する半導体記憶装 歴

【請求項 4】 前記ECCセルは、RAMセルで構成されることを特徴とする請求項 1、2記載の半導体記憶装置。

【請求項 5】 前記ECCセルは、ROMセルで構成されることを特徴とする請求項 1、2記載の半導体記憶装置。

【請求項 6】 テスト信号を入力することにより読み出しデータがECC回路をパスすることを特徴とする請求項 1万至5の半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体記憶装置に関し、特にECC方式の救済回路の配置に関する。

【従来の技術】従来、半導体記憶装置の大容量化に伴い、メモリセルの不良を救済する救済回路の搭載は不可欠なものになってきている。救済回路に代表的なものに、リダンダンシーセル方式とものにと予備のメモリセル方式は本セルと予備のメモリセルを持ち、本セルに不良があった場合、デジット線もしくはワード線単位で不良メモリセルを予備のセルに切換え、予備セルで不良メモリセルのデータを読み書きできるようにしている。この救済方式は、セルデータを半導体記憶装置製造後に書き込むことが可能なRAM方式のメモリセルが用いられる。

【0003】これに対してECCセル方式の教済方法は、本セルとパリティセルを持っている。教済方法は、ECC演算により本セルとECCセルの出力データのORが必ず1(奇数パリティ)もしくは0(偶数パリティ)になる様にパリティとルの値で調整しておき、ECC演算の結果のデータを誤り訂正し出力する。この教済方式は、半導体記憶装置の製造時にセルにデータを書き込まれる読み出し専用メモリで用いられる。

【0004】これら教済方式の内、リダンダンシーセル方式はRAM、ECCセル方式はROMでよく用いられる。これは、RAM関係でECC方式の教済回路を使用した場合、RAM関係用状況によって本セルに書き込まれるデータの中身が変わるのでパリティセルの中身をあれた応じて変える為に演算回路が必要になり、回路規模が非常に大きくなる。逆にROMでリダンダンシーセル

方式の救済を使おうとした場合、ROMではチップの製造過程でセルデータを書き込む為、切換用のリダンダンシーセルは本セルと同等の物が最低でも2倍以上必要になりチップサイズが大きくなる。

【0005】これらの救済方式で、本発明のようにECC方式の救済回路を使い救済を行う場合、ECCセルをワード線遠端部に配置する従来のセル構成ではセル読み出しスピードワーストを外部から測定できないという問題がある。

【0006】その理由は、まずECCセル方式の救済方 法を使用するROM等は短い周期での製品開発を実現す る為、異なる容量の製品を開発する際に、例えば128 M← 54M→32Mのようにセルのアレイ構成は変えず にアレイ数を変更し、周辺の回路を全て流用することで 開発期間の短縮を実現している。この時、メモリ容重の 少ない製品ではECCセル方式の救済が必要ない為、チ ップ面積に対して、救済回路関係のセル及び回路の面積 割合が大きくなる為、ウエハー有効ペレット数と教済率 を考慮すると、ECCセル方式の救済を入れない方が歩 留まりが上がる、不必要な場合は容易に取り外しが可能 になるようにメモリセルの最外部にECCセルを配置し ていた。しかし、現在の製品のメモリ容量は、以前に比 べ大容量になってきている為、救済回路は不可欠になっ でいる。その為、ECCセルをメモリセル最外部に配置 する必要性は薄れてきた.

【〇〇〇7】つぎに、セルの読み出しスピードは、本セルと日〇〇セルのデータを日〇〇演算回路でチェックしている為、どちらか遅い方のスピードによって決定される。

【0009】また、他にも図4のように日ののセル部P1を本セル部と完全に切り離し、別に動作させるという方法もある。しかしこれはゼル選択の際、本ゼルと日のでセルを選択するのに2倍のワード線とメデコーダ等が

必要となり、それに伴う回路規模の増大となる。

【〇〇1〇】最後に、図5のように、本セルのデータ は、ECC教済を解除すれば本セル読み出しスピードを 外部から測定できるが、ECCセルのデータは、ECC 演算のみに使用され外部に出力されない為、外部から測 定できない。また、あ らかじめ、外部に出力する為の回 路を組み込んでおけば、回路規模が大きくなる。

【0011】以上の理由により、日ののセルをワード線 遠端部に配置した場合、スピード不良の原因解析の為、 ECCセルを測定したいが、外部から容易に測定できな いという問題が起こる。

[0012]

【発明が解決しようとする課題】上述した従来の半導体 記憶装置においては、ECCセルをワード線遠端部に配置した場合、スピード不良の原因解析の為、ECCセル を測定したいが、外部から容易に測定できないという欠

【0013】したがって、本発明の目的は、ECC方式 の救済回路を持つ半導体記憶装置において、ECCセル をメモリセルのワード線遠端部以外に配置することによ り、セル読み出しスピードのワーストを外部から測定で きるようにすることに有る。

[0014]

【課題を解決するための手段】本発明の半導体記憶装置 は、メモリセルアレイの中央にECCセルを配置するE CC方式の救済回路を有することを特徴とする。また、 ×デコーダの近端部にECCセルを配置するECC方式 の救済回路を有する。また、メデコーダの遠端部以外に ECCセルを配置するECC方式の救済回路を有するこ とを特徴とする。

[0015]

【発明の実施の形態】次に、本発明について図面を参照 して説明する。図1は本発明の第1の実施形態の構成を 示すレイアウト図である。図1に示されるように、本実 施形態は、入力回路1よりアドレスが入力されると×デ コード回路 3 とイデコード回路 2 より任意のワード線と デジット線が選択される。メモリセルは本セルDO、D 1とECCセルP1で構成され、選択された1本のワー **ド線 6 と複数のデジット線の交点のセルデータが出力さ** れる。セルデータは各センスアンプラよりECC演算回 184 に送られがリティチェックを受ける。これにより、 通常1ワード線あ たり1ピットの本セルデータの不良ま でなら、正しい期待値に訂正される。その後、出力回路 7に送られ、外部に出力される。

【0016】発明の形態ではECCセルP1の配置場所 は、図 1、 では× デコード回路 3 に対 してワード線 6 の 遠端部以外のセルアレイの中央部に配置し、あ るいは図 2ではセルアレイの辺端部に配置している。すなわちX

デコード回路側に配置される。このECCセルの配置場 所をメモリセルの中央と限定した場合、発明の実形態に 述べた効果の他に、欠陥救済の向上による製品歩留まり の向上も見込まれる。これは、メモリセルの中央部はそ の辺端部に比べプロセスマーシンが大きくそのセルが不 良となる確立が辺端部に比べ低い為、たとえないに不 良が増えたとしてもそれを救済できる割合が増える為で

【0017】不具合を回避する為、本発明ではECCセ ルP1を図1、または、図2のようにセル読み出しスピ ードのワーストとなり得ない場所、即ち、×デコード回 路に対してワード線造端部以外、に配置した。これによ りセル読み出しスピードのワーストとなる場所に本セル D1が配置され、この場所のセル読み出しスピードが外 部から測定できる。

【0018】また、効果確認のため読み出しデータが日 CC回路をバスできる構成をとってもよい。

[0019]

【発明の効果】以上説明したように、本発明は、図1を 例にして説明するとECCセルP1をメモリセル中央、 即ち本セルDロ、本セルD1の間に配置することにあ る。または、図2のようにECCセルP1を×デコード 回路と本セルDO、D1の間に配置しても良い。これら の配置法によりECCセルP1がセル読み出しスピード のワーストとなることを防ぎ、セル読み出しスピードの ワーストが外部から測定できるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施形態の構成を示すレイアウ ト図である。

【図2】本発明の第2の実施形態の構成をを示すレイア ウト図である.

【図3】従来の1実施形態におけるレイアウト図であ

【図4】従来の1実施形態の構成を示すレイアウト図で

【図5】従来のECC演算回路の構成を示すプロック図 である.

[符号の説明]

入力回路 1

イデコード回路 ×デコード回路 2

3 ECC演算回路 4

5 センスアンブ


ワード線 6


出力回路


DO, D1 本セル

ECCセル

BEST AVAILABLE COPY







ECC数計算 ・デスト人力はVCC-NAND1はECCセルデータに依任

